उत्पादन विशेषताहरू

इंटेलले 3D चिप विवरणहरू प्रकट गर्दछ: 100 बिलियन ट्रान्जिस्टरहरू स्ट्याक गर्न सक्षम, 2023 मा सुरू गर्ने योजना

3D स्ट्याक्ड चिप CPUs, GPUs र AI प्रोसेसरहरूको घनत्व नाटकीय रूपमा बढाउन चिपमा तर्क घटकहरू स्ट्याक गरेर मूरको कानूनलाई चुनौती दिन इन्टेलको नयाँ दिशा हो।चिप प्रक्रियाहरू एक स्ट्यान्डस्टल नजिकको साथ, यो प्रदर्शन सुधार गर्न जारी राख्ने एक मात्र तरिका हुन सक्छ।

भर्खरै, इंटेलले सेमीकन्डक्टर उद्योग सम्मेलन हट चिप्स 34 मा आगामी उल्का ताल, एरो लेक, र लुनार लेक चिपहरूको लागि यसको 3D फोभरोस चिप डिजाइनको नयाँ विवरणहरू प्रस्तुत गर्‍यो।

हालैका अफवाहहरूले सुझाव दिएका छन् कि इंटेलको मेटियर लेक TSMC 3nm नोडबाट 5nm नोडमा Intel को GPU टाइल/चिपसेट स्विच गर्न आवश्यकताको कारणले ढिलाइ हुनेछ।जबकि इंटेलले अझै पनि GPU को लागि प्रयोग गर्ने विशिष्ट नोडको बारेमा जानकारी साझा गरेको छैन, एक कम्पनी प्रतिनिधिले भने कि GPU कम्पोनेन्टको लागि योजनाबद्ध नोड परिवर्तन भएको छैन र प्रोसेसर 2023 मा अन-टाइम रिलीजको लागि ट्र्याकमा छ।

उल्लेखनीय रूपमा, यस पटक इंटेलले यसको उल्का लेक चिपहरू निर्माण गर्न प्रयोग हुने चार कम्पोनेन्टहरू (CPU भाग) मध्ये एउटा मात्र उत्पादन गर्नेछ - TSMC ले अन्य तीन उत्पादन गर्नेछ।उद्योग स्रोतहरूले GPU टाइल TSMC N5 (5nm प्रक्रिया) हो भनेर औंल्याए।

Intel ले Meteor Lake प्रोसेसरको नवीनतम तस्बिरहरू साझा गरेको छ, जसले Intel को 4 process node (7nm प्रक्रिया) प्रयोग गर्नेछ र पहिलो पटक छ ठूला कोर र दुई साना कोर भएको मोबाइल प्रोसेसरको रूपमा बजारमा आउनेछ।मेटियर लेक र एरो लेक चिप्सले मोबाइल र डेस्कटप पीसी बजारहरूको आवश्यकताहरू कभर गर्दछ, जबकि लुनार लेक पातलो र हल्का नोटबुकहरूमा प्रयोग गरिनेछ, 15W र तलको बजार कभर।

प्याकेजिङ्ग र इन्टरकनेक्टहरूमा प्रगतिहरूले आधुनिक प्रोसेसरहरूको अनुहार द्रुत रूपमा परिवर्तन गर्दैछ।दुबै अब अन्तर्निहित प्रक्रिया नोड टेक्नोलोजी जत्तिकै महत्त्वपूर्ण छन् - र केही तरिकाहरूमा तर्कसंगत रूपमा महत्त्वपूर्ण छ।

सोमबार इंटेलका धेरै खुलासाहरूले यसको थ्रीडी फोभरोस प्याकेजिङ्ग टेक्नोलोजीमा केन्द्रित थिए, जुन उपभोक्ता बजारको लागि यसको उल्का ताल, एरो लेक, र लुनार लेक प्रोसेसरहरूको आधारको रूपमा प्रयोग गरिनेछ।यो प्रविधिले इन्टेललाई फोभरोस इन्टरकनेक्टहरूसँग एकीकृत आधार चिपमा ठाडो रूपमा सानो चिपहरू स्ट्याक गर्न अनुमति दिन्छ।Intel ले यसको Ponte Vecchio र Rialto Bridge GPUs र Agilex FPGAs को लागि फोभरोस पनि प्रयोग गरिरहेको छ, त्यसैले यसलाई कम्पनीको अर्को पुस्ताका धेरै उत्पादनहरूको लागि अन्तर्निहित प्रविधि मान्न सकिन्छ।

Intel ले पहिले आफ्नो कम-भोल्युम लेकफिल्ड प्रोसेसरहरूमा बजारमा 3D फोभरोस ल्याएको छ, तर 4-टाइल मेटियर लेक र लगभग 50-टाइल पोन्टे भेचियो कम्पनीको पहिलो चिपहरू छन् जुन प्रविधिको साथमा ठूलो मात्रामा उत्पादन गरिन्छ।एरो लेक पछि, इंटेलले नयाँ UCI इन्टरकनेक्टमा संक्रमण गर्नेछ, जसले यसलाई मानकीकृत इन्टरफेस प्रयोग गरेर चिपसेट इकोसिस्टममा प्रवेश गर्न अनुमति दिनेछ।

Intel ले खुलासा गरेको छ कि यसले चारवटा मेटियर लेक चिपसेटहरू (इन्टेलको भाषामा "टाइल/टाइल" भनिन्छ) निष्क्रिय फोभरोस मध्यवर्ती तह/आधार टाइलको शीर्षमा राख्नेछ।उल्का तालको आधार टाइल लेकफिल्डको भन्दा फरक छ, जसलाई एक अर्थमा SoC मान्न सकिन्छ।थ्रीडी फोभरोस प्याकेजिङ्ग प्रविधिले सक्रिय मध्यस्थ तहलाई पनि समर्थन गर्दछ।Intel ले फोभरोस इन्टरपोजर लेयर निर्माण गर्न कम लागत र कम पावर अनुकूलित 22FFL प्रक्रिया (लेकफिल्ड जस्तै) प्रयोग गर्दछ।Intel ले यसको फाउन्ड्री सेवाहरूको लागि यस नोडको अपडेट गरिएको 'Intel 16' संस्करण पनि प्रदान गर्दछ, तर यो स्पष्ट छैन कि Meteor Lake बेस टाइलको कुन संस्करण Intel ले प्रयोग गर्नेछ।

Intel ले यस मध्यस्थ तहमा Intel 4 प्रक्रियाहरू प्रयोग गरेर कम्प्युट मोड्युलहरू, I/O ब्लकहरू, SoC ब्लकहरू, र ग्राफिक्स ब्लकहरू (GPUs) स्थापना गर्नेछ।यी सबै एकाइहरू Intel द्वारा डिजाइन गरिएका हुन् र Intel आर्किटेक्चर प्रयोग गर्छन्, तर TSMC ले तिनीहरूमा I/O, SoC, र GPU ब्लकहरू OEM गर्नेछ।यसको मतलब इंटेलले मात्र CPU र Foveros ब्लकहरू उत्पादन गर्नेछ।

उद्योग स्रोतहरूले लीक गर्छ कि I/O die र SoC TSMC को N6 प्रक्रियामा बनाइन्छ, जबकि tGPU ले TSMC N5 प्रयोग गर्दछ।(यो ध्यान दिन लायक छ कि इंटेलले I/O टाइललाई 'I/O विस्तारक', वा IOE को रूपमा बुझाउँछ)

फोभरोस रोडम्यापमा भविष्यका नोडहरू 25 र 18-माइक्रोन पिचहरू समावेश छन्।Intel ले हाइब्रिड बन्डेड इन्टरकनेक्ट्स (HBI) को प्रयोग गरेर भविष्यमा 1-माइक्रोन बम्प स्पेसिङ हासिल गर्न सैद्धान्तिक रूपमा सम्भव भएको बताएको छ।