अर्डर_bg

उत्पादनहरु

नयाँ मूल XC18V04VQG44C स्पट स्टक FPGA फिल्ड प्रोग्रामेबल गेट एरे लॉजिक आईसी चिप एकीकृत सर्किटहरू

छोटो विवरण:


उत्पादन विवरण

उत्पादन ट्यागहरू

उत्पादन विशेषताहरू

TYPE DESCRIPTION
श्रेणी एकीकृत सर्किट (ICs)

मेमोरी

FPGAs को लागि कन्फिगरेसन प्रोम

Mfr AMD Xilinx
शृङ्खला -
प्याकेज ट्रे
उत्पादन स्थिति अप्रचलित
प्रोग्रामेबल प्रकार प्रणाली प्रोग्रामेबल मा
मेमोरी साइज 4Mb
भोल्टेज - आपूर्ति 3V ~ 3.6V
सञ्चालन तापमान 0°C ~ 70°C
माउन्टिङ प्रकार सतह माउन्ट
प्याकेज / केस 44-TQFP
आपूर्तिकर्ता उपकरण प्याकेज 44-VQFP (10×10)
आधार उत्पादन नम्बर XC18V04

कागजात र मिडिया

स्रोत प्रकार LINK
डाटाशीटहरू XC18V00 श्रृंखला
वातावरणीय जानकारी Xiliinx RoHS प्रमाणपत्र

Xilinx REACH211 प्रमाणपत्र

PCN अप्रचलित/EOL बहु यन्त्रहरू ०१/जुन/२०१५

Mult Device EOL Rev3 9/May/2016

जीवनको अन्त्य 10/JAN/2022

PCN भाग स्थिति परिवर्तन भागहरू पुन: सक्रिय 25/Apr/2016
HTML डाटाशीट XC18V00 श्रृंखला

पर्यावरण र निर्यात वर्गीकरण

ATTRIBUTE DESCRIPTION
RoHS स्थिति ROHS3 अनुरूप
नमी संवेदनशीलता स्तर (MSL) ३ (१६८ घण्टा)
RECH स्थिति अप्रभावित पहुँच
ECCN 3A991B1B1
HTSUS ८५४२.३२.००७१

अतिरिक्त स्रोतहरू

ATTRIBUTE DESCRIPTION
मानक प्याकेज 160

Xilinx मेमोरी - FPGA को लागि कन्फिगरेसन प्रोम

Xilinx ले इन-सिस्टम प्रोग्रामेबल कन्फिगरेसन PROM को XC18V00 शृङ्खला (चित्र 1) को परिचय दिन्छ।यस 3.3V परिवारका यन्त्रहरूमा 4-मेगाबिट, एक 2-मेगाबिट, 1-मेगाबिट, र 512-किलोबिट PROM समावेश छ जसले Xilinx FPGA कन्फिगरेसन बिटस्ट्रिमहरू पुन: प्रोग्रामिङ र भण्डारण गर्न सजिलो-टाउज, लागत-प्रभावी विधि प्रदान गर्दछ।

जब FPGA मास्टर सिरियल मोडमा हुन्छ, यसले PROM चलाउने कन्फिगरेसन घडी उत्पन्न गर्छ।CE र OE सक्षम भएपछि छोटो पहुँच समय, डाटा PROM DATA (D0) पिनमा उपलब्ध छ जुन FPGA DIN पिनसँग जोडिएको छ।नयाँ डेटा प्रत्येक बढ्दो घडी किनारा पछि छोटो पहुँच समय उपलब्ध छ।FPGA ले कन्फिगरेसन पूरा गर्न उपयुक्त संख्याको घडी पल्स उत्पन्न गर्छ।जब FPGA स्लेभ सिरियल मोडमा हुन्छ, PROM र FPGA बाह्य घडी द्वारा घडी गरिन्छ।

जब FPGA मास्टर चयन MAP मोडमा हुन्छ, FPGA ले PROM चलाउने कन्फिगरेसन घडी उत्पन्न गर्छ।जब FPGA Slave Parallel वा Slave Select MAP मोडमा हुन्छ, बाह्य ओसिलेटरले PROM र FPGA चलाउने कन्फिगरेसन घडी उत्पन्न गर्छ।CE र OE सक्षम भएपछि, डाटा PROM को डाटा (D0-D7) पिनहरूमा उपलब्ध हुन्छ।नयाँ डेटा प्रत्येक बढ्दो घडी किनारा पछि छोटो पहुँच समय उपलब्ध छ।डेटा CCLK को निम्न बढ्दो किनारामा FPGA मा क्लक गरिएको छ।दास समानान्तर वा दास चयन MAP मोडहरूमा नि:शुल्क चल्ने ओसिलेटर प्रयोग गर्न सकिन्छ।

निम्न यन्त्रको सीई इनपुट ड्राइभ गर्न सीईओ आउटपुट प्रयोग गरेर धेरै यन्त्रहरू क्यास्केड गर्न सकिन्छ।यस चेनमा भएका सबै PROM हरूको घडी इनपुटहरू र DATA आउटपुटहरू आपसमा जोडिएका छन्।सबै उपकरणहरू मिल्दो छन् र परिवारका अन्य सदस्यहरूसँग वा XC17V00 एक-समय प्रोग्रामयोग्य धारावाहिक PROM परिवारसँग क्यास्केड गर्न सकिन्छ।


  • अघिल्लो:
  • अर्को:

  • यहाँ आफ्नो सन्देश लेख्नुहोस् र हामीलाई पठाउनुहोस्