Logic & Flip Flops-SN74LVC74APWR

फ्लिप-फ्लपरलचसामान्य डिजिटल इलेक्ट्रोनिक उपकरणहरू दुई स्थिर अवस्थाहरू छन् जुन जानकारी भण्डारण गर्न प्रयोग गर्न सकिन्छ, र एउटा फ्लिप-फ्लप वा लचले १ बिट जानकारी भण्डार गर्न सक्छ।

फ्लिप-फ्लप (FF को रूपमा संक्षिप्त), बिस्टेबल गेटको रूपमा पनि चिनिन्छ, जसलाई बिस्टेबल फ्लिप-फ्लप पनि भनिन्छ, एक डिजिटल तर्क सर्किट हो जुन दुई राज्यहरूमा काम गर्न सक्छ।फ्लिप-फ्लपहरू तिनीहरूको स्थितिमा रहन्छन् जबसम्म तिनीहरूले इनपुट पल्स प्राप्त गर्छन्, जसलाई ट्रिगर पनि भनिन्छ।जब इनपुट पल्स प्राप्त हुन्छ, फ्लिप-फ्लप आउटपुटले नियम अनुसार स्थिति परिवर्तन गर्दछ र त्यसपछि अर्को ट्रिगर प्राप्त नभएसम्म त्यो स्थितिमा रहन्छ।

कुंडी, पल्स स्तरको लागि संवेदनशील, घडीको पल्सको स्तर अन्तर्गत स्थिति परिवर्तन गर्दछ, कुंडी एक स्तर-ट्रिगर गरिएको भण्डारण एकाई हो, र डाटा भण्डारणको कार्य इनपुट संकेतको स्तर मानमा निर्भर हुन्छ, जब कुंडी भित्र हुन्छ। राज्य सक्षम गर्नुहोस्, आउटपुट डाटा इनपुटको साथ परिवर्तन हुनेछ।ल्याच फ्लिप-फ्लप भन्दा फरक छ, यो लेचिङ डाटा होइन, आउटपुटमा सिग्नल इनपुट सिग्नलसँग परिवर्तन हुन्छ, जस्तै बफर मार्फत जाने संकेत;एक पटक ल्याच सिग्नलले कुंडीको रूपमा कार्य गरेपछि, डाटा लक हुन्छ र इनपुट संकेतले काम गर्दैन।एक कुंडीलाई पारदर्शी कुंडी पनि भनिन्छ, जसको मतलब यो हो कि आउटपुट इनपुटमा पारदर्शी हुन्छ जब यो latched छैन।

लच र फ्लिप-फ्लप बीचको भिन्नता
ल्याच र फ्लिप-फ्लप मेमोरी प्रकार्यको साथ बाइनरी भण्डारण उपकरणहरू हुन्, जुन विभिन्न समय तर्क सर्किटहरू रचना गर्न आधारभूत उपकरणहरू मध्ये एक हो।भिन्नता हो: कुंडी यसको सबै इनपुट संकेतहरूसँग सम्बन्धित छ, जब इनपुट संकेतले कुंडी परिवर्तन गर्दछ, त्यहाँ कुनै घडी टर्मिनल छैन;फ्लिप-फ्लप घडी द्वारा नियन्त्रित हुन्छ, केवल जब घडी हालको इनपुट नमूना गर्न ट्रिगर गरिन्छ, आउटपुट उत्पन्न गर्नुहोस्।निस्सन्देह, किनकी लच र फ्लिप-फ्लप दुबै समय तर्क हो, आउटपुट हालको इनपुटसँग मात्र सम्बन्धित छैन, तर अघिल्लो आउटपुटसँग पनि सम्बन्धित छ।

1. लच स्तर द्वारा ट्रिगर गरिएको छ, सिंक्रोनस नियन्त्रण होइन।DFF घडी किनार र सिंक्रोनस नियन्त्रण द्वारा ट्रिगर गरिएको छ।

2, latch इनपुट स्तरको लागि संवेदनशील छ र तारिङ ढिलाइबाट प्रभावित छ, त्यसैले यो सुनिश्चित गर्न गाह्रो छ कि आउटपुटले burrs उत्पादन गर्दैन;DFF ले burrs उत्पादन गर्ने सम्भावना कम छ।

3, यदि तपाइँ लच र DFF निर्माण गर्न गेट सर्किटहरू प्रयोग गर्नुहुन्छ भने, ल्याचले DFF भन्दा कम गेट स्रोतहरू खपत गर्दछ, जुन DFF भन्दा ल्याचको लागि उत्कृष्ट स्थान हो।तसर्थ, ASIC मा ल्याच प्रयोग गर्ने एकीकरण DFF भन्दा उच्च छ, तर FPGA मा यसको विपरीत सत्य छ, किनभने FPGA मा कुनै मानक लच एकाइ छैन, तर त्यहाँ DFF एकाइ छ, र एक LATCH लाई महसुस गर्न एक भन्दा बढी LE चाहिन्छ।latch लेवल ट्रिगर गरिएको छ, जुन सक्षम अन्त्य भएको बराबर हो, र सक्रियता पछि (सक्षम स्तरको समयमा) तारको बराबर हुन्छ, जुन आउटपुट आउटपुटसँग परिवर्तन हुन्छ।गैर-सक्षम राज्यमा मूल संकेत कायम राख्नु हो, जुन देख्न सकिन्छ र फ्लिप-फ्लप भिन्नता, वास्तवमा, धेरै पटक latch ff को विकल्प होइन।

4, कुंडी अत्यन्त जटिल स्थिर समय विश्लेषण हुनेछ।

5, हाल, ल्याच धेरै उच्च-अन्त सर्किटमा मात्र प्रयोग गरिन्छ, जस्तै इंटेलको P4 CPU।FPGA सँग लच एकाइ छ, दर्ता एकाइलाई लच एकाइको रूपमा कन्फिगर गर्न सकिन्छ, xilinx v2p म्यानुअलमा दर्ता/लच एकाइको रूपमा कन्फिगर गरिनेछ, संलग्न xilinx आधा स्लाइस संरचना रेखाचित्र हो।FPGAs को अन्य मोडेल र निर्माताहरू जाँच गर्न गएनन्।--व्यक्तिगत रूपमा, मलाई लाग्छ कि xilinx ले altera सँग सीधा मिलाउन सक्षम छ, अझ धेरै समस्या हुन सक्छ, केहि LE गर्न, तथापि, xilinx उपकरण प्रत्येक टुक्रा यति कन्फिगर गर्न सकिँदैन, altera को मात्र DDR इन्टरफेस एक विशेष लच एकाई छ, सामान्यतया मात्र। उच्च गति सर्किट कुंडी डिजाइन मा प्रयोग गरिनेछ।altera को LE कुनै लच संरचना छैन, र sp3 र sp2e जाँच गर्नुहोस्, र अन्य जाँच नगर्नुहोस्, यो कन्फिगरेसन समर्थित छ भनेर म्यानुअलले भन्छ।altera को बारे मा वाङ्गडियन अभिव्यक्ति सही छ, altera को ff लेच गर्न कन्फिगर गर्न सकिदैन, यसले latch कार्यान्वयन गर्न लुकअप तालिका प्रयोग गर्दछ।

सामान्य डिजाइन नियम हो: धेरै डिजाइनहरूमा कुंडीबाट बच्न।यसले तपाइँलाई समय समाप्त भएको डिजाइन गर्न दिनेछ, र यो धेरै लुकेको छ, गैर-वेटरन फेला पार्न सक्दैन।कुंडी सबैभन्दा ठूलो खतरा burrs फिल्टर छैन।यो सर्किट को अर्को स्तर को लागी अत्यन्त खतरनाक छ।त्यसकारण, जबसम्म तपाईं D फ्लिप-फ्लप ठाउँ प्रयोग गर्न सक्नुहुन्छ, कुंडी प्रयोग नगर्नुहोस्।