LCMXO2-256HC-4TG100C मौलिक र नयाँ स्टक आईसी आपूर्तिकर्तामा प्रतिस्पर्धी मूल्यको साथ
उत्पादन विशेषताहरू
| Pbfree कोड | हो |
| Rohs कोड | हो |
| भाग जीवन चक्र कोड | सक्रिय |
| Ihs निर्माता | जाली सेमीकन्डक्टर कर्प |
| भाग प्याकेज कोड | QFP |
| प्याकेज विवरण | LFQFP, |
| पिन गणना | १०० |
| अनुपालन कोडमा पहुँच गर्नुहोस् | अनुरूप |
| ECCN कोड | EAR99 |
| HTS कोड | ८५४२.३९.००.०१ |
| Samacsys निर्माता | जाली अर्धचालक |
| अतिरिक्त सुविधा | 3.3 V नाममात्र आपूर्तिमा पनि सञ्चालन हुन्छ |
| JESD-30 कोड | S-PQFP-G100 |
| JESD-609 कोड | e3 |
| लम्बाइ | 14 मिमी |
| नमी संवेदनशीलता स्तर | 3 |
| समर्पित इनपुटहरूको संख्या | |
| I/O रेखाहरूको संख्या | |
| इनपुटहरूको संख्या | 55 |
| आउटपुटहरूको संख्या | 55 |
| टर्मिनलहरूको संख्या | १०० |
| सञ्चालन तापमान-अधिकतम | ८५ डिग्री सेल्सियस |
| अपरेटिङ तापमान-न्यूनतम | |
| संगठन | 0 समर्पित इनपुट, 0 I/O |
| आउटपुट प्रकार्य | मिश्रित |
| प्याकेज शारीरिक सामग्री | प्लास्टिक/EPOXY |
| प्याकेज कोड | LFQFP |
| प्याकेज समानता कोड | TQFP100,.63SQ |
| प्याकेज आकार | SQUARE |
| प्याकेज शैली | फ्ल्याटप्याक, लो प्रोफाइल, राम्रो पिच |
| प्याकिङ विधि | ट्रे |
| पीक रिफ्लो तापमान (सेल) | 260 |
| बिजुली आपूर्ति | 2.5/3.3 V |
| प्रोग्रामेबल तर्क प्रकार | फ्ल्यास PLD |
| प्रचारमा ढिलाइ | ७.३६ एनएस |
| योग्यता स्थिति | योग्यता छैन |
| बसेको उचाइ-अधिकतम | 1.6 मिमी |
| आपूर्ति भोल्टेज-अधिकतम | ३.४६२ V |
| आपूर्ति भोल्टेज-न्यूनतम | 2.375 V |
| आपूर्ति भोल्टेज-Nom | 2.5 V |
| सतह माउन्ट | हो |
| तापमान ग्रेड | अन्य |
| टर्मिनल समाप्त | म्याट टिन (Sn) |
| टर्मिनल फारम | गुल विङ |
| टर्मिनल पिच | ०.५ मिमी |
| टर्मिनल स्थिति | क्वाड |
| समय @ पीक रिफ्लो तापमान-अधिकतम (हरू) | 30 |
| चौडाइ | 14 मिमी |
उत्पादन परिचय
Complex Programmable Logic Device (CPLD) LSI (Large Scale Integrated Circuit) Integrated Circuit मा एक एप्लिकेसन-विशेष एकीकृत सर्किट (ASIC) हो।यो नियन्त्रण गहन डिजिटल प्रणाली डिजाइन को लागी उपयुक्त छ, र यसको ढिलाइ नियन्त्रण सुविधाजनक छ।CPLD एकीकृत सर्किटहरूमा सबैभन्दा छिटो बढ्दो यन्त्रहरू मध्ये एक हो।
CPLD का अवयवहरू
CPLD ठूलो स्केल र जटिल संरचनाको साथ एक जटिल प्रोग्रामेबल तर्क उपकरण हो, जुन ठूलो-स्तरको दायरासँग सम्बन्धित छ।एकीकृत सर्किट.
CPLD मा पाँच मुख्य भागहरू छन्: तार्किक एरे ब्लक, म्याक्रो इकाई, विस्तारित उत्पादन अवधि, प्रोग्रामेबल वायर्ड एरे र I/O नियन्त्रण ब्लक।
1. तार्किक एरे ब्लक (LAB)
तार्किक एरे ब्लकमा १६ म्याक्रो सेलहरूको एर्रे हुन्छ, र धेरै LABS प्रोग्रामेबल एरे (PIA) र ग्लोबल बसद्वारा जोडिएका हुन्छन्।
2. म्याक्रो एकाइ
MAX7000 शृङ्खलाको म्याक्रो एकाइले तीन कार्यात्मक ब्लकहरू समावेश गर्दछ: एक तार्किक एरे, उत्पादन चयन म्याट्रिक्स, र प्रोग्रामयोग्य दर्ता।
3. विस्तारित उत्पादन अवधि
प्रत्येक म्याक्रो सेलको एउटा उत्पादन पदलाई उल्टो रूपमा तार्किक एरेमा पठाउन सकिन्छ।
4. प्रोग्रामेबल वायर्ड एरे PIA
प्रत्येक LAB लाई प्रोग्रामेबल वायर्ड एरे मार्फत आवश्यक तर्क बनाउन जोड्न सकिन्छ।यो ग्लोबल बस एक प्रोग्रामेबल च्यानल हो जसले उपकरणमा कुनै पनि सिग्नल स्रोतलाई यसको गन्तव्यमा जडान गर्न सक्छ।
5. I/O नियन्त्रण ब्लक
I/O नियन्त्रण ब्लकले प्रत्येक I/O पिनलाई इनपुट/आउटपुट र द्विदिशात्मक सञ्चालनका लागि व्यक्तिगत रूपमा कन्फिगर गर्न अनुमति दिन्छ।
CPLD र FPGA को तुलना
यद्यपि दुवैFPGAरCPLDप्रोग्रामेबल ASIC यन्त्रहरू हुन् र धेरै सामान्य विशेषताहरू छन्, CPLD र FPGA को संरचनामा भिन्नताहरूको कारण, तिनीहरूका आफ्नै विशेषताहरू छन्:
1. CPLD विभिन्न एल्गोरिदम र संयोजन तर्क पूरा गर्न को लागी अधिक उपयुक्त छ, र FP GA क्रमिक तर्क पूरा गर्न को लागी अधिक उपयुक्त छ।अर्को शब्दमा, FPGA फ्लिप-फ्लप रिच संरचनाको लागि अधिक उपयुक्त छ, जबकि CPLD फ्लिप-फ्लप सीमित र उत्पादन अवधि रिच संरचनाको लागि अधिक उपयुक्त छ।
2. CPLD को निरन्तर राउटिंग संरचनाले निर्धारण गर्दछ कि यसको समय ढिलाइ एकरूप र अनुमानित छ, जबकि FPGA को खण्डित मार्ग संरचनाले यसको ढिलाइ अप्रत्याशितता निर्धारण गर्दछ।
3. FPGA सँग प्रोग्रामिङमा CPLD भन्दा बढी लचिलोपन छ।CPLD लाई एक निश्चित आन्तरिक जडान सर्किटको साथ तर्क प्रकार्य परिमार्जन गरेर प्रोग्राम गरिएको छ, जबकि FPGA आन्तरिक जडानको तार परिवर्तन गरेर प्रोग्राम गरिएको छ।FP GA लाई तर्क गेट अन्तर्गत प्रोग्राम गर्न सकिन्छ, जबकि CPLD लाई तर्क ब्लक अन्तर्गत प्रोग्राम गरिएको छ।
4. FPGA को एकीकरण CPLD को भन्दा उच्च छ, र यसमा थप जटिल तार संरचना र तर्क कार्यान्वयन छ।
5.CPLD FPGA भन्दा प्रयोग गर्न धेरै सुविधाजनक छ।E2PROM वा FASTFLASH प्रविधि प्रयोग गरी CPLD प्रोग्रामिङ, कुनै बाह्य मेमोरी चिप, प्रयोग गर्न सजिलो।यद्यपि, FPGA को प्रोग्रामिङ जानकारी बाह्य मेमोरीमा भण्डारण गर्न आवश्यक छ, र प्रयोग विधि जटिल छ।
6. CPLDS FPgas भन्दा छिटो छ र अधिक समय भविष्यवाणी छ।यो किनभने FPGas गेट-लेभल प्रोग्रामिङ हो र CLBS बीच वितरण गरिएको इन्टरकनेक्सनहरू अपनाइन्छ, जबकि CPLDS तर्क ब्लक-स्तर प्रोग्रामिङ हो र तिनीहरूको तर्क ब्लकहरू बीचको अन्तरसम्बन्धहरू लुम्प गरिएका छन्।
7. प्रोग्रामिङ तरिकामा, CPLD मुख्यतया E2PROM वा FLASH मेमोरी प्रोग्रामिङमा आधारित छ, प्रोग्रामिङ समय 10,000 पटक सम्म, फाइदा यो हो कि प्रोग्रामिङ जानकारी बन्द प्रणाली पावर हराउँदैन।CPLD लाई दुई भागमा विभाजन गर्न सकिन्छ: प्रोग्रामरमा प्रोग्रामिङ र प्रणालीमा प्रोग्रामिङ।धेरै जसो FPGA SRAM प्रोग्रामिङमा आधारित छ, प्रोग्रामिङ जानकारी हराएको छ जब प्रणाली पावर बन्द हुन्छ, र प्रोग्रामिङ डेटा प्रत्येक पटक सक्रिय हुँदा यन्त्र बाहिरबाट SRAM मा फिर्ता लेख्न आवश्यक छ।यसको फाइदा यो हो कि यो कुनै पनि समय प्रोग्राम गर्न सकिन्छ, र यो काम मा छिटो प्रोग्राम गर्न सकिन्छ, ताकि बोर्ड स्तर र प्रणाली स्तर मा गतिशील कन्फिगरेसन प्राप्त गर्न को लागी।
8. CPLD गोपनीयता राम्रो छ, FPGA गोपनीयता कमजोर छ।
9.सामान्यतया, CPLD को बिजुली खपत FPGA को भन्दा ठूलो छ, र उच्च एकीकरण डिग्री, अधिक स्पष्ट छ।
